您好、欢迎来到现金彩票网!
当前位置:2019年正版全年资料 > 通用阵列逻辑 >

通用阵列逻辑GAL简介

发布时间:2019-06-12 05:01 来源:未知 编辑:admin

  GAL,generic array logic的简称,意为通用。GAL器件是从PAL发现过来的,采用了EECMOS工艺使得该器件的编程非常方便,另外由于其输出采用了宏单元结构(OLMC—Output Logic Macro Cell),使得电路的逻辑设计更加灵活。

  1.具有电可擦除的功能,克服了采用熔断丝技术只能一次编程的缺点,其可改写的次数超过100次;

  2.由于采用了输出宏单元结构,用户可根据需要进行组态,一片GAL器件可以实现各种组态的PAL器件输出结构的逻辑功能,给电路设计带来极大的方便;

  GAL有五个部分组成,分别是输入端、与阵列部分、输出宏单元、系统时钟和输出三态控制端。

  1.输入端:GAL16V8的2~9脚共8个输入端,每个输入端有一个缓冲器,并由缓冲器引出两个互补的输出到与阵列;

  2.与阵列部分:它由8根输入及8根输出各引出两根互补的输出构成32列,即与项的变量个数为16;8根输出每个输出对应于一个8输入或门(相当于每个输出包含8个与项)构成64行,即GAL16V8的与阵列为一个32×64的阵列,共2048个可编程单元(或结点);

  3.输出宏单元:GAL16V8共有8个输出宏单元,分别对应于12~19脚。每个宏单元的电路可以通过编程实现所有PAL输出结构实现的功能;

  4.系统时钟:GAL16V8的1脚为系统时钟输入端,与每个输出宏单元中D触发器时钟输入端相连,可见GAL器件只能实现同步时序电路,而无法实现异步的时序电路;

http://infomisa.net/tongyongzhenlieluoji/143.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有